


TC10 Ethernet PHY ボード

ユーザズマニュアル

HP-TC10ETH1G03MAA-J



251PB210015 Rev.1.02 2022.01

注意事項

- ・ 製品は先行開発環境でのご使用を想定しております。量産製品への採用はご遠慮ください。弊社は発生した問題について一切の責任を負わないものと致します。
- ・ 製品をご使用になれるお客様は、電子機器及び、Ethernet通信に関して最低限の知識、ご経験のある方を対象と致します。
- ・ 製品をご使用になる際の開発ツール等は、お客様にてご用意頂くものと致します。
- ・ 弊社出荷後 30 日以内に限り、製品マニュアルまたは取扱説明書の内容に従った正常な使用状態で、明らかに製造上の欠陥による問題、または故障が生じた場合は交換を致します。製造上の欠陥についての判断は、弊社の裁量によるものと致します。
- ・ 修理対応、及び故障原因の解析結果報告は行っておりません。
- ・ お客様の故意・過失、及び製品以外の機器に起因した製品故障、損傷が発生した場合は交換対象外と致します。
- ・ 製品に搭載している部品メーカーの errata に起因した製品故障、損傷が発生した場合は交換対象外と致します。
- ・ 製品故障、または製品を使用した結果による、お客様の機器に保存されたデータ等への直接及び二次的損害に関して、弊社は一切の責任を負わないものと致します。
- ・ お客様が使用される環境、装置等への製品の適合性はお客様自身でご確認頂くものとし、弊社は製品の適合性について一切の責任を負わないものと致します。
- ・ 本書面や弊社が発行する資料は予告なく変更する場合がございます。
- ・ 設計変更および生産終了は予告なく実施する場合がございます。
- ・ 製品の納期は弊社の在庫状況によって変動する場合がございます。
- ・ 本マニュアルに記載されている製品名は、各社の商標または登録商標です。

目次

1. 概要	4
2. 基板の取り付け方法	5
3. 各機能説明	7
3.1. ブロック図	7
3.2. LED	8
3.2.1. 信号品質LED	9
3.2.2. リンクアップ LED	10
3.2.3. 電源IC LED	10
3.3. スイッチ	11
3.3.1. Ethernet PHY 設定SW	12
3.3.2. FPGA 設定SW	12

1. 概要

TC10 Ethernet PHY ボードは、R-Car S4 評価環境を、TC10対応、車載Gigabit Ethernetにアップグレードすることができます。これにより、先行開発フェーズにおいて、製品ECUに近い環境でのソフトウェア開発が可能となります。

特徴

- Automotive 100/1000BASE-T1 対応
- Open Alliance TC10 対応 (Sleep/Wake-up に対応)の PHY を 3ch 搭載
- ch2(#2)は、SLEEP 時に電源遮断する機能を搭載
- TE 製 MATEnet 車載 Ethernet 小型コネクタを搭載
- R-CarS4 ボード (Spider) と B2B 接続、MAC⇄PHY 間は SGMII で通信




2

各種付属品を以下に示します。

- | | | |
|---|-----------------------|-----|
| ① | TC10 Ethernet PHY ボード | 1 枚 |
| ② | ケーブル用コネクタ 2302454-3 | 3 個 |
| ③ | 上記勘合ケーブル | 1 本 |


2. 基板の取り付け方法

以下に、TC10 Ethernet PHY ボードを取り付けたR-Car S4評価環境の画像を示します。



次に、TC10 Ethernet PHY ボードの取り付け方法を示します。

- ① Ethernet TSN ボードの3か所のスペーサから、ネジを取り外します。
- ② R-Car S4のBreakoutボードのコネクタから、Ethernet TSN ボードを取り外します。
- ③ R-Car S4のBreakoutボードのコネクタに、TC10 Ethernet PHY ボードを取り付けます。
- ④ TC10 Ethernet PHY ボードの3か所のスペーサに、ネジを取り付けます。




3. 各機能説明

3.1. ブロック図

以下に、ブロック図を示します。

1




■主要部品

No	ハードウェア	数	仕様・機能	メーカー	型式	備考
①	Ethernet PHY	3	TC10 対応 Ethernet PHY	Marvell	88Q2221M	ES 品
②	Ethernet コネクタ	3	MATEnet コネクタ	TE Connectivity	2304372-3	-
③	MAX 10 FPGA	1	信号品質監視 FPGA	Intel	10M08SCU169I7G	-
④	+11V → +3.3V レギュレータ	1	+11V → +3.3V 生成	Renesas Electronics	ISL78234AARZ	-
⑤	+5V → +3.3V レギュレータ	1	+5V → +3.3V 生成	Texas Instruments	LMR36015SC3QRNXTQ1	-
⑥	基板接続用コネクタ	1	0.8mm ピッチコネクタ	Samtec	SEAF8-40-05.0-S-06-2-K	-

3.2. LED

以下に、各LEDの場所を示します。

2



3.2.1. 信号品質LED

信号品質 LED (LED2～5, 7～10, 12～15) は、Ethernet PHY の各チャネルの信号品質を表示しています。

FPGA が R-Car S4 と Ethernet PHY の通信を横読みし、Ethernet PHY の SQI Level に応じて信号品質を表示しています。

信号品質は 0～4 の 5 段階、SQI Level は 0～15 の 16 段階で表され、


信号品質と SQI Level の値が大きい程、ノイズが少なく信号品質が良好であることを示します。

以下に信号品質と SQI Level の対応表を示します。

SQI Level	信号品質
0	0
1～3	1
4～7	2
8～11	3
12～15	4

Ethernet PHY のリンクアッププロセス中およびリンクアップが無い場合、SQI Level および信号品質は 0 となります。

信号品質 LED は、信号品質の値によって以下の様に点灯します。



Ethernet PHY ch	LED	機能
#0	2	信号品質 (0～4)
	3	
	4	
	5	
#1	7	信号品質 (0～4)
	8	
	9	
	10	
#2	12	信号品質 (0～4)
	13	
	14	
	15	

3.2.2. リンクアップ LED

リンクアップ LED (LED1, 6, 11) は、Ethernet PHY の各チャネルのリンクアップ状態を表示しています。

Ethernet PHY ch	LED	点灯条件
#0	1	リンクアップ状態
#1	6	リンクアップ状態
#2	11	リンクアップ状態

3.2.3. 電源IC LED


電源 IC LED (LED16, 17) は、電源 IC の起動状態を表示しています。

Ethernet PHY ch	LED	点灯条件
#0, 1	16	3.3V 正常出力
#2	17	3.3V 正常出力

3.3. スイッチ

以下に、各スイッチの場所を示します。

2



3.3.1. Ethernet PHY 設定SW

Ethernet PHY 設定 SW (SW1～3) は、Ethernet PHY の設定を切り替えることができます。

Ethernet PHY は A0 品と B0 品の 2 種類があります。

Ethernet PHY 設定 SW は、搭載 PHY によって機能が異なります。

88Q2221M A0 品

Ethernet PHY ch	SW	No	機能(ON / OFF)	初期状態
#0	1	1	Low Power 設定 (有効 / 無効)	OFF (無効)
		2	マスタ/スレーブ設定 (マスタ / スレーブ)	ON (マスタ)
		3	OFF 固定	OFF
		4	TC10 設定 (無効 / 有効)	OFF (有効)
#1	2	1	Low Power 設定 (有効 / 無効)	OFF (無効)
		2	マスタ/スレーブ設定 (マスタ / スレーブ)	ON (マスタ)
		3	OFF 固定	OFF
		4	TC10 設定 (無効 / 有効)	OFF (有効)
#2	3	1	Low Power 設定 (有効 / 無効)	OFF (無効)
		2	マスタ/スレーブ設定 (マスタ / スレーブ)	ON (マスタ)
		3	OFF 固定	OFF
		4	TC10 設定 (無効 / 有効)	OFF (有効)

88Q2221M B0 品

Ethernet PHY ch	SW	No	機能(ON / OFF)	初期状態
#0	1	1	100/1000BASE-T1 設定 (100/1000)	OFF(1000)
		2	マスタ/スレーブ設定 (マスタ / スレーブ)	ON (マスタ)
		3	Low Power 設定 (有効 / 無効)	OFF (無効)
		4	TC10 設定 (無効 / 有効)	OFF (有効)
#1	2	1	100/1000BASE-T1 設定 (100/1000)	OFF(1000)
		2	マスタ/スレーブ設定 (マスタ / スレーブ)	ON (マスタ)
		3	Low Power 設定 (有効 / 無効)	OFF (無効)
		4	TC10 設定 (無効 / 有効)	OFF (有効)
#2	3	1	100/1000BASE-T1 設定 (100/1000)	OFF(1000)
		2	マスタ/スレーブ設定 (マスタ / スレーブ)	ON (マスタ)
		3	Low Power 設定 (有効 / 無効)	OFF (無効)
		4	TC10 設定 (無効 / 有効)	OFF (有効)

3.3.2. FPGA 設定SW

FPGA 設定 SW (SW4, 5) は、予約用で現在使用していません。

初期(OFF 状態)から変更しないでください。

改版履歴

記号	版数	発行日	※1 ページ	改訂内容
－	1.00	2021/11/1	全13ページ	初版
1	1.01	2021/12/8	7	ブロック図を修正
			12	SW No.4の機能(TC10設定)の誤記修正
2	1.02	2022/1/28	12	SW1～3にB0の機能を追記
			1, 8, 11	画像をB0品に差し替え
			4	付属品の一覧を追記
	※1 ページは、文書内の改訂箇所に対応したページ数を記入する。			